選擇正確的超低靜態電流 LDO 穩壓器

目前有許多應用皆使用低壓降穩壓器（通常稱為 LDO），因為其簡單又低價，能針對由較高輸入電壓降壓所產生的輸出電壓進行調節。 除此之外，與切換式穩壓器相比，線性 LDO 穩壓器產生的雜訊超低。

雖然如此，為了保持低系統功耗，此類穩壓器亦需具備超低靜態電流 (I_Q)，同時提供優異的動態效能，確保達到穩定、無雜訊的電壓軌，以便驅動 IC 負載，例如微處理器、FPGA 以及系統板上的其他元件。

實際情況中，超低 I_Q 和良好的動態響應特性並沒有絕對關係。 實際上，具有相同 I_Q 電流規格的兩個相似 LDO 在動態效能上可能會大不相同。 根據 ON Semiconductor 的應用說明¹，這兩個要求通常是彼此排擠，因此對於功率 IC 設計人員來說是一大挑戰。 因此，目前市面上沒有多少 LDO 能同時滿足這兩種要求。

偏壓超低 I_Q LDO

根據 On Semi，影響超低 I_Q LDO 穩壓器動態效能的兩大因素分別是元件製造時所用的製程技術以及相關的電路設計。 先進的製程，例如 CMOS 或 BiCMOS 皆可針對功率元件進行最佳化達到低功耗和高速效能，動態效能則視電路設計而定。 ON Semiconductor 的功率 IC 設計人員結合這兩種技術，達成優異成果。 除了提供超低 I_Q 以及優異的線路和負載暫態，其 LDO 更具有超低輸出雜訊以及高電源拒斥比 (PSRR) 特性。

其他供應商亦具有類似的先進技術，包括 Linear Technology Corp.、Maxim Integrated Products 以及 Texas Instruments 等。 為了因應多種電池供電式行動應用，這些 LDO 供應商皆打造具有高 PSRR、超低雜訊和快速暫態響應特性的超低 I_Q LDO。

傳統上來說，超低 I_Q CMOS LDO 具有恆定偏壓機制，能在可用的輸出電流範圍內保持恆定的接地電流 (I_GND) 消耗量。 根據定義，I_Q 會決定 I_GND。 ON Semiconductor 的 MC78LC 即是此類元件的良好範例，I_GND（或 I_Q）為 1.5 µA。 根據 ON Semi 工程師在應用說明的說明，恆定偏壓的主要缺點在於動態效能相對較差，包括負載與線路暫態、PSRR 和輸出雜訊。 ON Semi 建議採用較大的輸出電容調校此效能。 圖 1 指出將輸出電容 (C_OUT) 從 1 增加至 100 µF，藉此改善 LDO MC78LC 負載暫態過衝和下衝。

圖 1：輸出電容 (C_OUT) 從 1 增加到 100 µF，大幅改善 MC78LC 的負載暫態過衝和下衝。

表 1 精確指出三種不同輸出電容值的過衝與下衝幅度。 可發現使用較大的 100 µF 輸出電容後，暫態幅度大幅降低。

	輸出電容、COUT
	1 μF	10 μF	100 μF
過衝	+560 mV	+180 mV	+80 mV
下衝	-720 mV	-240 mV	-100 mV

表 1：三種不同輸出電容 C_OUT 值之下，MC78LC的暫態幅度。

使用較大輸出電容時，LDO 的暫態幅度會隨著大幅降低，趨穩時間也會跟著增加。 此外，應用說明也建議，使用較大的輸出電容時，有必要在 V_IN 和 V_OUT 引腳之間提供外部逆向保護二極體， 這可保護 LDO 穩壓器，在輸入電壓突然下降時，不會讓多餘逆向電流流入內部 PMOS 本體二極體。 然而，ON Semiconductor 的產品行銷工程師 Pawel Holeksa 也警告，提升 C_OUT 並不保證會達到所需效能。 此外，較大的輸出電容和外部防護二極體會增加成本和方案尺寸。

低雜訊、高 PSRR

因此，為了克服恆定偏壓的限制，On Semiconductor 研發出採用智慧偏壓機制的 LDO。 新款 LDO 會依照輸出電流的比例改變接地電流或 I_Q 電流，提升恆定偏壓 LDO 相對不良的動態表現。 NCP4681 和 NCP4624 就是兩個例子，分別具有典型值 1 µA 和 2 µA 的靜態電流。 圖 2 說明這些超低 I_Q LDO 所用的概念，I_GND 電流會隨著輸出電流成比例上升。 此外，亦可發現 I_GND 在 I_OU 大於 2 mA 時會開始上升。

圖 2：NCP4681 和 NCP4624 超低 I_Q LDO 的接地電流 I_GND 會隨著輸出電流成比例上升。

相較於恆定 I_GND LDO，NCP4681/NCP4624 穩壓器的規格表中指出，比例偏壓 LDO 的電源拒斥比 (PSRR) 和負載暫態效能大幅提升。 相較之下，NCP4681 的 PSRR 規格在 100 Hz 且 I_OUT 為 30 mA 時約提升 15 dB。 在此電流和頻率額定值以及 1.5 V 輸出和 2.5 V 輸入下，產品規格書顯示 PSRR 額定值為 53 dB，與輸出電流降至 1 mA 時一樣。 即使比例偏壓技術相較於恆定 I_GND LDO，提升了動態參數，但在某些高要求的應用中還是不足以勝任。

事實上，有些應用要求超低 I_Q LDO 具備更高的 PSRR 效能。 因此，選擇超低 I_Q LDO 穩壓器時，除了暫態響應外，LDO 雜訊和 PSRR 也是要納入考量的重要規格。 為了因應此需求，Texas Instruments 推出 TPS727xx 系列超低 I_Q LDO，具有超高 PSRR 和超低雜訊，並具有優異的暫態響應。 TI 採用先進的 BiCMOS 製程和 PMOS FET 被動式元件達到此效能。 例如 250 mA 的 TPS72718 產品，在輸出電壓為 1.8 V、輸入電壓 2.3 V、輸出電流 10 mA 時，I_Q 為 7.9 µA，1 kHz 的 PSRR 為 70 dB（圖 3）。 在類似的輸入和輸出條件下，且頻寬介於 100 Hz 至 100 kHz 時，輸出雜訊電壓僅有 33.5 µVrms。

圖 3：超低 I_Q LDO TPS72718 在輸入對輸出差為 0.5 V、輸出電流為 10 mA 時，1 kHz 的 PSRR 高於 70 dB。

因此，為了要提升動態參數並維持超低 I_Q，ON Semiconductor 採用稱為自適性接地電流的新技術。 透過此技術，LDO 能在特定輸出電流位準下提升接地電流，且無損動態效能。 因此能保持優異的負載／線路暫態以及 PSRR 效能且僅有極少輸出雜訊。 此類元件經過最佳化，能在需要長久電池續航力以及小型方案覆蓋區的環境下為敏感型類比／RF 電路供電。

總而言之，現代化 LDO 兼具製程技術以及電路設計的優勢，能達到超低 I_Q LDO 而無損高效能水準的動態參數，例如負載暫態、PSRR 和輸出雜訊。

若要深入瞭解此文章所述之零件，請使用提供的連結進入 DigiKey 網站的產品頁面。

參考資料

1. ON Semiconductor 的 AND9089/D 應用說明《正確選擇超低 I_Q 低壓降線性穩壓器指南》。