如何使用模組化小型 DC/DC 轉換器將電源軌雜訊降至最低

作者:Bill Schweber

資料提供者:Digi-Key 北美編輯群

對所有系統設計而言,雜訊是固有且通常無法避免的考量因素。有些雜訊出自外部來源,並不在設計人員可直接控制的範圍內,而且是由電路本身所產生。在許多情況下,設計人員將雜訊來源降至最少相當重要,尤其是電源軌上的雜訊,否則會影響敏感的類比與數位電路。

結果了不起只是導致電路效能怪異,解析度與準確度降低,位元錯誤率 (BER) 較高。最糟的則有可能會導致全系統運作異常,或是頻繁或偶爾發生效能問題,而且這兩種情況都非常難偵錯。

切換式 DC/DC 穩壓器及其輸出軌有兩大雜訊問題:漣波與輻射雜訊。電路產生的雜訊受到電磁相容性 (EMC) 標準的規範,在眾多頻段下必須低於指定位準。

設計人員的挑戰在於瞭解內部的雜訊及其源頭,然後「透過設計將其排除」或是加以減輕。本文將使用 Monolithic Power Systems, Inc. 的 DC/DC 穩壓器為例,探討減輕穩壓器雜訊問題時可用的選項。

從雜訊來源與類型開始

最容易觀察到且會直接影響電路效能的雜訊就是切換頻率的漣波。此漣波通常位於 10 至 20 mV 的程度 (圖 1)。雖然在本質上屬於隨機現象,但仍是雜訊的一種呈現方式,會對系統效能有所影響。毫伏等級的漣波對於在 5 V 以上電源軌工作的更高電壓數位 IC 來說通常不會構成問題,但對於工作電壓低於 3 V 的較低電壓數位電路來說就會產生疑慮。電源軌上的漣波對於精密類比電路與元件來說也是重大考量,這也是電源拒斥比 (PSRR) 規格對於此類裝置如此重要的原因。

DC 軌上的漣波圖圖 1:DC 軌上的漣波是由穩壓器的切換動作而產生,會影響電路的基本效能或精密結果。(圖片來源:Monolithic Power Systems, Inc)

DC/DC 穩壓器的切換動作也會輻射無線射頻 (RF) 雜訊。即便可耐受 DC 軌的毫伏漣波,也會有影響 EMC 的電磁輻射問題。此雜訊的已知基頻介於數 kHz 至數 MHz,視切換轉換器而定,此外也具有許多諧波。

最常引用的 EMC 相關法規標準是 CISPR 22 與 CISPR 32《資訊科技設備的無線電干擾特性 - 限制與測量方法》(CISPR 是 Comité International Spécial des Perturbations Radioélectriques 的縮寫)。此外還有歐洲標準 EN 55022,主要是從 CISPR 22 產品標準衍生而來,且有嚴格制訂的測試條件。

CISPR 22 已經受到絕大多數的歐盟成員國採用。即便美國的 FCC Part 15 與 CISPR 22 標準已經過調和,但仍有些許差異。CISPR 22/EN 55022 已經由 CISPR 32/EN 55032「吸收」,此新產品系列標準適用於多媒體設備 (MME),具有調和標準的效力,且符合 EMC 指令。

預期主要用於住宅環境的設備必須符合 Class B 限制,而其他所有設備則需符合 Class A 限制 (圖 2)。針對北美市場而設計的產品,必須符合聯邦通訊委員會 (FCC) 第 15 篇之 B 的第 15.109 條,針對非有意輻射體所制訂的限制。因此,即便 DC 穩壓器散發的電氣雜訊不會對產品本身產生不良影響,該雜訊仍有可能太高,而無法符合多種法規要求。

CISPR 32/EN 55032 規定的輻射限制與頻率之間的關係圖圖 2:此為 CISPR 32/EN 55032 提供的眾多圖片之一,其針對多種類別的消費性產品,指明輻射限制與頻率的關係。(圖片來源: Academy of EMC, “EMC Standards”)

EMC 問題的因應是相當複雜的主題,並沒有簡單的解決方案。除此之外,這些輻射的測量與可容許限制是影響電路工作頻率、距離、功率位準與應用類別的因素之一。有鑑於此,合理的做法是查看諸多技術資源,甚至可尋求諮詢,以獲取指導與專業知識。

即便如此,設計人員仍有三個基本策略可將雜訊降至最低,以免發生電路效能問題,並可符合適當的雜訊要求:

  • 使用低壓降穩壓器 (LDO)。
  • 在切換式穩壓器上添加外部濾波,以將 DC 軌負載所見的雜訊降低。
  • 挑選切換式穩壓器模組時,選擇其內建元件並非穩壓器 IC 外部的款式,例如電感或電容。如此一來,此模組的設計即可保證提供低雜訊軌,因此僅需最少甚至不需要外部濾波。

從 LDO 開始

由於 LDO 架構沒有時脈或切換,因此在本質上僅有低 EMC 雜訊且無輸出軌漣波;每年使用的 LDO 數量高達數億個。若套用到適當的設計,就會是有效的解決方案。

舉例而言, Monolithic Power Systems 的 MP20075 LDO 專為雙倍數據傳輸率 (DDR) 2/3/3L/4 同步動態隨機存取記憶體 (SDRAM) 的主動匯流排端子而設計 (圖 3)。此 LDO 採用八引腳 MSOP 外罩,並可在使用者設定的 1.05 至 3.6 V 電壓之間,流入與流出高達 3 A,並具有精密的 VREF/2 追蹤電壓,可達到準確的端接,

Monolithic Power Systems 的 MP20075 LDO 可流入或流出高達 3 A (按此放大)圖 3:MP20075 LDO 可流入或流出高達 3 A,且經過最佳化,可滿足多種類別 DDR SRAM 的端接需求。(圖片來源:Monolithic Power Systems)

MP20075 的整合式分頻器可追蹤參考電壓 (REF),確保達到準確的 VTT 與 VTTREF 輸出電壓,同時凱氏感測有助於達到 ±30 mV 的 VTT 準確度以及 ±18 mV 的 VTTREF 準確度。此外,與絕大多數 LDO 相同,純類比的封閉迴路拓撲可達到超快速反應以輸出負載暫態,僅需數微秒即可 (圖 4)。此暫態反應對於高速電路來說通常很重要,例如此 LDO 設計的用途 DDR SRAM 端子。

LDO 的類比封閉迴路設計圖 (按此放大)圖 4:LDO 的類比封閉迴路設計可促成對負載的暫態要求達到超快速反應;此效能對於 DDR SRAM 端接等應用來說有其必要。(圖片來源:Monolithic Power Systems)

儘管本質上具有低雜訊且容易使用的特性,但 LDO 還是有所限制。首先,效率遠低於切換式穩壓器,而這會引發兩大明顯擔憂:其所耗散的熱能會加遽系統的散熱負擔,效率降低對於電池供電的可攜式裝置來說,續航力也會有影響。基於這些理由,LDO 最常用於最多約 1 至 3 A 的輸出電流 (如 MP20075 所示),因為效率的「懲罰」往往會超出此數值。

LDO 還有另一項本質上的限制:僅可提供降壓穩壓,無法對非穩壓輸入 DC 電源進行升壓至高於其標稱值。若需要升壓模式輸出,LDO 會在 DC/DC 穩壓器選擇中自動遭到排除。

微調佈局、增添一些濾波

若使用切換式穩壓器,無論是升壓或降壓模式操作,其切換動作都屬於固有且無法避免的雜訊來源。若穩壓器以固定頻率運作,添加額外的輸出濾波較為簡單。以 MP2145 為例,此 5.5 V、6 A 的同步降壓切換式穩壓器採用 12 引線 2 x 3 mm QFN 封裝,搭配一體式 20 mΩ 與 12 mΩ MOSFET (圖 5)。

Monolithic Power Systems 的 MP2145 5.5 V、6 A 同步降壓切換式穩壓器圖片圖 5:MP2145 是 5.5 V、6 A 降壓切換式穩壓器,含有一體式 20 mΩ 與 12 mΩ MOSFET,採用 2 x 3 mm QFN 封裝。(圖片來源:Monolithic Power Systems)

同步降壓轉換器,如 MP2145 等,由一個輸入電容 CIN、兩個開關 (S1 與 S2) 搭配其本體二極體、一個儲能功率電感 (L),以及輸出電容 (COUT) 所組成。輸出電容 (COUT) 置放在輸出端,可將輸出電壓平滑處於穩定狀態。如此即可形成初級濾波器並降低輸出電壓漣波,方法是提供低阻抗路徑供高頻電壓元件使用,以返回接地。 一般來說,分流輸出電容等即可有效降低輸出電壓漣波至 1 mV。

若要進一步降低輸出電壓漣波,就需要次級輸出濾波器,搭配電感電容 (LC) 濾波器串聯到初級輸出電容 (圖 6)。濾波電感 (Lf) 在預定的高頻範圍內具有電阻性,會以熱能型式耗散雜訊能量。電感結合了額外的分流電容,形成低通 LC 濾波網路。

Monolithic Power Systems 的 MP2145 切換式穩壓器圖片圖 6:在切換式穩壓氣得輸出端添加次級 LC 濾波器,例如 MP2145,即可降低輸出漣波。(圖片來源:Monolithic Power Systems)

廠商規格書與應用說明中有提供方程式與準則,可決定此濾波器中電感、電容與緩衝電組元件的大小。此外也可判別關鍵的次要參數,例如最大電感 DC 電阻值 (DCR)、飽和電流以及最大電容等效串聯電阻 (ESR)。典型電感值範圍介於 0.22 μH 至 1 μH 之間。

這些元件的佈局也非常重要,可達到可行的最高效能。設想不周的佈局會導致線路或負載穩壓不良、提高漣波並引起其他穩定性問題。MP2145 的輸入電容 (Cin) 應盡可能靠近 IC 引腳置放 (圖 7)。

Monolithic Power Systems 的 MP2145 輸入電容圖片 (按此放大)圖 7:MP2145 的輸入電容 (此圖右下角的 Cin,以及圖 5 線路圖中的 C1) 應盡可能靠近引腳 8 (電源輸入引腳) 以及引腳 10/11/12 (電源 GND 引腳)。(圖片來源:Monolithic Power Systems)

模組提供效能保證

模組可將 DC/DC 穩壓器的實作帶領到系統整合的下一個境界。透過此作法,即可將外部元件挑選與置放相關的疑慮降低或免除,並提供保證規格。模組會納入額外元件,主要是傳統但有點麻煩的外部電感。因此可減少與被動元件大小決定、置放與定向時的相關難題,而這些都會影響 EMC 與漣波相關效能。

舉例而言,MPM3833C 降壓模組內建功率 MOSFET 與一個電感,能以 2.75 至 6 V 之間的輸入電壓,提供高達 3 A 連續輸出電流,並達到優異的負載與線路穩壓效果 (圖 8)。僅需回授電阻、輸入電容與輸出電容就可完成設計。電感通常是最困難指定與置放的外部元件,由於位於模組內部,因此在正確置放以將電磁干擾 (EMI) 與漣波降至最低這個目標上就不成問題了。

Monolithic Power Systems 的 MPM3833C DC/DC 模組圖片圖 8:MPM3833C DC/DC 模組在其設計與效能規格中,含有可能會引發問題的電感。(圖片來源:Monolithic Power Systems)

此模組採用超小型 QFN-18 (2.5 mm × 3.5 mm x 1.6 x mm) 封裝,漣波電壓為 5 mV (典型)。具有低位準輻射 (EMI),因此符合 EN55022 Class B 標準,如圖 9 所示,測試條件包括 VIN = 5 V、VOUT = 1.2 V、IOUT = 3 A、CO = 22 pF、25°C。

Monolithic Power Systems 的 MPM3833C DC/DC 模組圖片 (按此放大)圖 9:MPM3833C DC/DC 模組的規格書顯示,可輕鬆符合 EN55022 Class B 的輻射標準。(圖片來源:Monolithic Power Systems)

透過現代化的微型封裝技術,模組的整體尺寸僅稍微大於或高於內部晶粒;薄型尺寸是逐漸重要的參數之一。以 MPM3650 為例,此全整合式 1.2 MHz 同步整流降壓電源模組具有內部電感 (圖 10)。在輸出介於 0.6 至 1.8 V 時,可提供高達 6 A 連續輸出電流,若輸出高於 1.8 V 則可提供高達 5 A,具有寬廣的 2.75 至 17 V 輸入電壓範圍,以及優異的負載與線路穩壓效果。搭配內部 MOSFET 與嵌入式電感下,此 QFN-24 封裝尺寸僅有 4 mm x 6 mm x 1.6 mm。

Monolithic Power Systems 的 MPM3650 搭配整合式電感圖片圖 10:MPM3650 模組具有整合式電感,可在 1.8 V 下提供高達 6 A,高於 1.8 V 時提供 5 A,封裝尺寸為 4 mm x 6 mm x 1.6 mm。(圖片來源:Monolithic Power Systems)

模組化作法的另一個優點在於,漣波雜訊會受到良好控制,在空載時大約 20 mV,在 6 A 滿載時會降至大約 5 mV (圖 11)。這表示,在許多情況下其實不需要額外的外部濾波,因此能簡化設計、縮小覆蓋區並縮短物料清單 (BOM)。

Monolithic MPM3650 模組的漣波雜訊圖 (按此放大)圖 11:MPM3650 模組的漣波雜訊在空載時約為 20 mV,滿載時約為 5 mA。(圖片來源:Monolithic Power Systems)

通常動手做一些 DC/DC 穩壓器模組的工作有所幫助,可藉此評估其靜態與動態效能是否符合系統要求,甚至超越規格書所述效能。為了加速此流程, Monolithic Power Systems 提供 EVM3650-QW-00A,此 63.5 mm x 63.5 mm x 1.6 mm 四層評估板可用於評估 MPM3650 (圖 12)。

Monolithic Power Systems 的 EVM3650-QW-00A 評估板圖片圖 12:透過 EVM3650-QW-00A 評估板,MPM3650 DC/DC 模組的潛在使用者即可快速評估模組在應用中的效能。(圖片來源:Monolithic Power Systems)

評估板搭配規格書即可應用在多種用途。首先,能讓使用者輕鬆評估 MPS3650 在多種工作條件下的諸多效能特性,有些可能不明顯或沒標註在規格書中。再來,評估板的規格書含有完整的線路圖、BOM 與板佈局詳情,因此 MPS3650 的使用者可應用在其設計中,藉此降低風險並將不確定性降至最低 (圖 13)。

Monolithic Power Systems 的 EVM3650-QW-00A 評估板套裝圖片 (按此放大)圖 13:EVM3650-QW-00A 評估板套裝含有完整線路圖、BOM 與板佈局詳情,可降低風險與不確定性。(圖片來源:Monolithic Power Systems)

評估板能讓設計人員進一步瞭解模組的效能,因此可提升導入設計時的信心並達到最短的上市時間。

還有另一種類型雜訊

設計人員談到「雜訊」時,絕大多數都是指電路中所呈現的某種電子雜訊,例如漣波或 EMI。然而,使用切換式穩壓器,就有另一種潛在的雜訊類型:聲音雜訊。若穩壓器的工作範圍高於人類聽力範圍 (一般為 20 kHz),此類雜訊就不構成問題。只是有些切換式穩壓器是在聽力範圍內運作,有些則是在較高頻率下工作,但會在閒置或待機期間降低到聽力範圍內,藉此降低功耗。

此噪音是源自於一或兩種眾所周知的物理現象:壓電效應與磁致伸縮效應。若是壓電效應,電路中時脈驅動的電氣振盪會導致陶瓷電容等元件與切換時脈同步振動,這是因為電容的晶體材料將電氣能量轉換成機械動能。磁致伸縮效應,其實也有點類似壓電效應,會在磁化的時脈驅動循環期間,改變電感或變壓器磁芯等磁性材料的形狀與尺寸。受影響的電容或電感/變壓器,接著會當作機械式「驅動器」並導致整張電路板共振,因此會放大振動聲並傳播。

基於上述一或兩種效應,聽力敏感的使用者往往會抱怨,在靠近電子裝置時聽到一直存在的低音量嗡嗡聲。請注意,此噪音有時候也來自於 50/60 Hz 低頻電源電路的元件,因此即便對較高音頻不敏感的人也會聽到嗡嗡聲。

要解決噪音問題需採用不同的作法與技術,而非使用電子雜訊的衰減作法。

結論

LDO 提供零雜訊或低雜訊的解決方案,可解決 DC 軌漣波與 EMI 兩種問題,但在高於數安培的情況下,通常就不是可行的穩壓器選項了。切換式穩壓器搭配適當的濾波,或專為低雜訊效能設計的濾波器,就可當作替代方案。

完整的 DC/DC 穩壓器模組會再其小型封裝內納入電感等元件,也是另一種解決方案。可在佈局與元件挑選上降低設計的不確定性,同時提供經過完整測試且合格的子系統效能。

推薦閱讀

  1. 瞭解切換式電源供應器的電磁相容性標準

聲明:各作者及/或論壇參與者於本網站所發表之意見、理念和觀點,概不反映 Digi-Key Electronics 的意見、理念和觀點,亦非 Digi-Key Electronics 的正式原則。

關於作者

Bill Schweber

Bill Schweber 是電子產品工程師,至今已撰寫三本有關電子通訊系統的教科書,以及數百篇技術文章、評論專欄,及產品特色介紹。他曾擔任 EE Times 的多個特定主題網站的技術網站管理人,以及 EDN 的執行編輯和類比技術編輯。

在類比和混合式訊號 IC 領導廠商 Analog Devices, Inc. 任職期間,Bill 從事行銷溝通 (即公關) 職務,因此他在技術及公關職能兩個方面皆有實務經驗,能與媒體雙向交流公司產品、業務事例及傳遞訊息。

Bill 在加入 Analog 從事行銷溝通職務前,原在業界舉足輕重的技術期刊擔任副主編,也曾任職於該公司的產品行銷和應用工程團隊。在此之前,Bill 於 Instron Corp. 從事材料測試用機器控制的類比電路和電源電路設計以及系統整合。

他擁有麻薩諸塞大學電機工程碩士學位和哥倫比亞大學電機工程學士學位,為註冊專業工程師,並持有進階級業餘無線電執照。Bill 也曾就各類工程主題進行線上課程的規劃、撰寫及講授,包括 MOSFET 概論、ADC 的選擇以及驅動 LED。

關於出版者

Digi-Key 北美編輯群