AD9250 雙通道 ADC

Analog Devices 的 AD9250 專為支援需要小尺寸與寬廣頻寬的通訊應用所設計

Analog Devices 的 AD9250 雙通道 ADC圖片Analog Devices 的 AD9250 是雙通道的 14 位元 ADC,取樣速度高達 250 MSPS。 AD9250 專為支援要求低成本、小尺寸、高頻寬以及多用途的通訊應用所設計。

在核心上採用多階、差動管線式架構,並整合輸出錯誤校正邏輯, 此外也具備寬廣的頻寬輸入,支援多種使用者選擇的輸入範圍。 本元件整合電壓參考,能簡化設計考量,並且提供工作週期穩定器,能補償 ADC 時脈工作週期的差異,進而讓轉換器維持優異的效能。 JESD204B 高速序列介面能降低板路徑需求,並且減少接收裝置的引腳數量需求。

在預設情況下,ADC 的輸出數據會直接傳輸到兩個 JESD204B 序列輸出路徑。 這些輸出位於 CML 電壓位準。 本元件具備四種模式,能支援任何 M = 1 或 2(單或雙通道轉換器)與 L = 1 或 2 (單或雙路徑)的組合。 在雙通道 ADC模式下,能透過雙路徑以最高達 250 MSPS 的取樣率進行數據傳輸。 若數據透過單一路徑傳輸,則最高支援 125 MSPS 的取樣率。 提供同步輸入(SYNCINB± 和 SYSREF±)。 彈性斷電選項能在需要時大幅節能。 每一個通道皆能透過專屬的快速偵測引腳,針對超程位準偵測功能進行編程。 透過三線 SPI 相容序列介面進行編程,以進行設定和控制。 AD9250 採用 48 引線 LFCSP 封裝,並可在 -40°C 至 +85°C 工業溫度範圍內達到指定效能。 本產品受到美國專利保護。

特點
  • 整合式雙通道、14 位元、170 MSPS/250 MSPS ADC
  • 每條路徑支援高達 5 Gbps 的可配置 JESD204B 輸出塊
  • 晶片上鎖相迴路 (PLL) 能讓使用者提供單一 ADC 取樣時脈。PLL 能將 ADC 時脈加乘,產生對應的 JESD204B 數據傳輸率時脈
  • 支援選配的 RF 時脈輸入,能簡化系統板設計
  • 自行研發的差動輸入,能在輸入頻率高達 400 MHz 時,維持絕佳 SNR 效能
  • 以 1.8 V 單電源操作
  • 標準序列連接埠介面 (SPI) 支援產品的多種特點和功能,例如控制時脈 DSC、斷電、測試模式、電壓參考模式、超程快速偵測以及序列輸出配置
應用
  • 分集無線電系統
  • 多模數位接收器 (3G) TD-SCDMA、WiMax、WCDMA、CDMA2000、GSM、EDGE、LTE
  • DOCSIS 3.0 CMTS 上游接收路徑
  • HFC 數位反向路徑接收器
  • I/Q 解調系統
  • 智慧型天線系統
  • 電子測試與量測設備
  • RADAR 接收器
  • COMSEC 無線電架構
  • IED 偵測/干擾系統
  • 一般用途軟體無線電
  • 寬頻數據應用
發佈日期: 2012-12-31