Analog Devices 的 HMC7043 設計能滿足多載波 GSM 和 LET 基地台設計的需求,並提供豐富的時脈管理與分配功能,能簡化基頻和無線電卡的時脈樹狀設計。
HMC7043 提供 14 個低雜訊且可設定的輸出,能在基地收發站 (BTS) 系統中以眾多不同的元件提供介接靈活性,例如數據轉換器、局部振盪器、傳送/接收模組、現場可編程閘陣列 (FPGA) 和數位前端 ASIC。 HMC7043 可產生多達七個 DCLK 和 SYSREF 時脈對,符合 JESD204B 介面需求。
| 特點 |
| |
- JEDEC JESD204B 支援
- 低附加抖動:2457.6 MHz 時小於 15 fs rms(12 kHz 至 20 MHz)
- 超低背景雜訊:983.04 MHz 時 -155.2 dBc/Hz
- 高達 14 個 LVDS、LVPECL 或 CML 型元件時脈 (DCLK)
- 最大 CLKOUTx/CLKOUTx 和 SCLKOUTx/SCLKOUTx 頻率為 3200 MHz
- JESD204B 相容的系統參考 (SYSREF) 脈衝
- 類比 25 ps 和 ½ 時脈輸入週期數位延遲可在 14 個時脈輸出通道上各自獨立編程
|
|
- SPI 可編程可調式背景雜訊和功耗之間的關係
- SYSREF 有效中斷可簡化 JESD204B 同步功能
- 支援多個 HMC7043 元件的確定性同步功能
- RFSYNC 引腳或 SPI 控制的 SYNC 觸發,可達到符合 JESD204B 的輸出同步
- GPIO 警示/狀態指示燈,可用來判定系統的健康狀況
- 時脈輸入可支援高達 6 GHz
- 板載穩壓器可達到優異的 PSRR
- 48 引線 7 mm × 7 mm LFCSP 封裝
|
| 應用 |
|
|
- JESD204B 時脈產生
- 行動通訊基礎建設(多載波 GSM、LTE、W-CDMA)
- 數據轉換器時脈
|
|
|