GaN 功率元件

2. 選擇正確的 GaN 元件

請使用以下工具選擇您的元件

請閱讀本文，了解為何在切換式電源轉換器中不應僅以 RDS(on) 來選擇和比較元件。

使用 GaN FET 熱計算器模擬您的解決方案

一旦您確定了幾個適用於您應用的元件，就可以使用 GaN FET 熱計算器來評估它們在您的熱環境中的表現。此工具可在損耗確定後，協助最佳化散熱解決方案。

考慮封裝選項

EPC 的 GaN FET 與 IC 提供晶片尺寸封裝 (CSP) 與塑膠四方扁平無引線封裝 (PQFN)。CSP 與 PQFN 的選擇取決於應用的具體需求。CSP 非常適合尺寸受限、高功率密度的應用。PQFN 封裝則在高效能與製程便利性之間提供平衡。

考慮可靠性

產品可靠性是選擇正確元件時的關鍵考慮因素。eGaN® 元件自 2010 年 3 月起量產，在實驗室測試及高量產客戶應用中均展現極高可靠性，且實務使用紀錄優異。

EPC 擁有完整的失效測試可靠性計畫，並定期公佈這些研究結果。如需最新的可靠性報告，請造訪可靠性資源頁面。

涵蓋的主要可靠性議題：

• 基於物理的閘極應力與汲極應力壽命模型
• 安全工作區
• 短路耐受性
• 機械應力
• 熱機械應力
• 失效測試方法，用以準確預測特定應用的元件壽命

3. 驅動器與控制器

在 GaN 電源轉換系統中，選擇正確的 GaN 驅動器或控制器對於實現穩健且高效能的設計至關重要。在 EPC 的 GaN First Time Right™️ 設計框架的這個章節中，您將找到關於相容閘極驅動器、控制器架構 (降壓、升壓、半橋、同步整流)、選擇標準 (如失效時間、傳播延遲、閘極保護) 的詳細指引。每項建議均由經過驗證的公版設計與豐富應用資料支持，協助您整合驅動器與控制器，以最大化 GaN 系統的效率、可靠性與速度。

了解如何將 GaN FET 與專為矽 MOSFET 設計的控制器及閘極驅動器搭配使用。

在某些情況下，設計人員可能希望使用通用的閘極驅動器或控制器。這通常是可行的 (例如 EPC9153 降壓轉換器)，但有幾個重點需要研究，包括：

1. 高側自舉電壓「箝位」：對於由自舉電源供應器驅動的半橋驅動器，需考慮低側 FET 的逆電流導通 (逆向導通電壓高達 2.5 V，這可能使自舉電容充電至超過 7 V)。
2. EPC eGaN FET 應以 5.0 V 至 5.5 V 導通電壓驅動，但不可低於 4.5 V，而關斷電壓應為 0 V。因此，應檢查驅動器的欠壓鎖定 (UVLO)，建議範圍為 3.6 V 停用與 4.0 V 致動。
3. 由於 GaN 元件的切換速度非常快，閘極驅動器應能承受這些高 dv/dt；建議具備 > 100 V/ns 的能力。
4. 最小失效時間應足夠低以最小化失效時間損耗，理想範圍在 20 ns 至 40 ns：最佳化失效時間以達到最大效率。
5. 可能需要將一個小型、低成本的肖特基二極體與低側 FET 並聯。請參考 EPC9153 降壓轉換器電路板作為範例。

選擇一款符合您設計需求的單晶片 GaN 積體電路。

4. 線路圖與佈局

尋找並下載線路圖，開始設計

EPC 公佈所有評估板的線路圖，方便使用者輕鬆複製並貼上包含所有關鍵元件的設計，以及支援最佳切換效能的佈局。請從我們持續增加的設計清單中選擇感興趣的評估板，並尋找線路圖、材料清單、Gerber 檔案，即可開始您的設計。

GaN FET 的線路圖符號

為了讓設計人員更輕鬆，EPC 為 GaN FET 採用標準的 MOSFET 符號。增強模式 GaN 電晶體不像矽功率 MOSFET 那樣具有 p-n 本體二極體，但它們確實能以類似功率 MOSFET 二極體的方式進行逆向導通。然而，由於增強模式 GaN 電晶體導通不涉及少數載子，因此沒有逆向恢復電荷。Q_RR 為零，這與功率 MOSFET 相比是一大額外優勢。

使用 eGaN FET 最佳化 PCB 佈局的推薦設計 (WP010) 將第一內層作為功率迴路回流路徑。此回流路徑位於頂層功率迴路下方，可形成最小的實體迴路尺寸。此概念可變化實作，例如將匯流電容放置在高側元件旁、低側元件旁，或高低側元件之間，但迴路均需在元件下方的內層閉合。閘極迴路亦採用類似概念，回流閘極迴路位於開啟與關閉閘極電阻下方。

此外，為了降低功率迴路與閘極迴路之間的共源電感值，功率迴路與閘極迴路呈垂直佈線，並在最靠近閘極墊片的源極墊片旁使用 VIA 作為閘極驅動器回流路徑的開爾文連接。

GaN 元件有效並聯準則

對於較高功率的應用，可能需要將多顆電晶體並聯，使其如同單一元件般運作。GaN 元件非常適合並聯，原因如下：

• RDS(ON) 具有正溫度係數，因此在導通狀態下，電流會依各元件溫度自動平衡
• GaN FET 的 QG 遠低於同級 Si MOSFET，因此可降低閘極驅動器需求與損耗
• 相較於 Si MOSFET 明顯的負溫度係數，GaN FET 的 VTH 對溫度變化非常穩定，因此在切換期間亦能維持良好的分流

然而，為確保在動態條件下仍具有良好的分流，也必須注意佈局：

• 每顆 GaN FET 應使用獨立的閘極電阻，並放置於靠近 FET 的位置
• 功率迴路與閘極迴路中的所有寄生電感，應在各並聯元件間盡可能保持一致
• 對於高效能應用，建議採用半橋並聯的佈局技術，而非單顆元件並聯：並聯高速 GaN 電晶體 (AN020)。實作範例請參考 EPC90135：100 V、45 A 並聯評估板
• 對於較簡化、4 顆元件並聯的佈局方式，建議參考馬達驅動公版設計 EPC9186：150 ARMS、寬輸入電壓三相 BLDC 馬達驅動逆變器中使用的技術

4 顆元件並聯佈局的範例請參考 EPC90135：100 V、45 A 並聯評估板

eGaN FET 覆蓋區設計最佳做法

許多 EPC 零件採用晶圓級晶片尺寸封裝 (WLCSP)，其間距小至 400 µm。這意味著正確的 PCB 覆蓋區設計對於 GaN 元件的一致性與可靠組裝至關重要。詳細建議可參考 How2AppNote008 - eGaN FET IC 的 PCB 覆蓋區設計，各規格書中亦提供建議的焊墊線路 (防焊膜開口) 與印刷模板設計。EPC 亦提供包含所有 EPC 覆蓋區的 Altium Library。影片覆蓋區設計 – 獨立於 PCB CAD 系統則詳細說明如何在不受 CAD 限制的情況下建立覆蓋區。

EPC 建議使用防焊膜定義 (SMD) 墊片而不是非防焊膜定義 (NSMD) 墊片，原因有二：

• 防焊膜定義 (SMD) 覆蓋區可產生較低的電感值，並改善迴流焊接期間的對準情況。
• 非防焊膜定義 (NSMD) 覆蓋區在迴流焊接期間發生裸晶偏移的機率較高，這會減少有效銅接觸面積，進而降低焊點品質與元件的載流能力。

EPC 建議的絲網印制設計應包含：

• 4 個角落定位標記以標示零件外型。
• 使用開放式窄虛線繪製線條：若使用實線矩形圍繞零件，會防止焊劑在迴流焊接過程中從晶片流走，可能形成焊劑壩並將焊劑困在零件下方。
• 具唯一性的第 1 引腳標示。

若您希望 EPC 團隊在線路圖與佈局完成後協助審查您的設計，請洽詢 info@epc-co.com

5. 損耗計算

使用 GaN 元件模擬電氣效能

能夠在不實際使用元件的情況下模擬 GaN 元件，是設計過程中極其重要的一步。為了進行更詳細的電氣模擬，EPC 利用物理基礎與現象函數的混合方式，實現具有可接受模擬與收斂特性的緊湊 spice 模型，包括導電率和閾值參數的溫度效應。這些內容可以在 EPC 元件模型頁面找到，而使用 EPC 元件模型進行電路模擬則提供對這些模型的深入探討。支援的模型格式包括 P-SPICE、LTSPICE、TSPICE、SIMPLIS/SIMetrix、Spectre。模型頁面中還包含 STEP、Thermal Models、EPC Altium Library。

6. 熱管理

透過先進的散熱片設計，實現功率最大化

值得注意的是，EPC GaN FET 可以利用雙面冷卻，在高功率密度設計中最大化散熱能力。此內容在 How2AppNote012 - 如何從 eGaN 轉換器中獲得更多功率中有詳細說明。

使用優質熱介面材料最佳化冷卻

在使用頂部冷卻時，熱介面材料 (TIM) 是冷卻系統中至關重要的一環。由於 GaN 元件非常小，有效的冷卻依賴於散熱片的均熱效應，然而 TIM 層並未從中受益。由於 TIM 面積小，它會成為整體 Rth,J-A 的重要因素，因此使用高導熱材料非常有利。TIM 層還有第二個重要功能：將 GaN 元件與散熱片電氣隔離，因為 EPC GaN FET 的頂部與源極電位相連。

EPC 已收集一些 TIM 材料資訊，以協助設計人員進行搜尋：

7. 組裝

目視檢查

在啟動新的生產製程時，通常會建立進料外觀檢查。為簡化此流程，增強模式 GaN FET 與 IC 目視檢查指南中提供了 EPC FET 與 IC 的物理特性詳細說明，包括所有元件在出貨給客戶前必須符合的目視標準。

8. 量測

GaN FET 的切換速度遠高於 Si MOSFET。

15 A 下的切換節點比較 (48 Vin、12 Vout 降壓轉換器)

這在量測階段可能會帶來挑戰。

更多細節請參閱 AN023 準確測量高速 GaN 電晶體。

提示與訣竅

GaN FET 的高效能凸顯了高速電路優秀量測技巧的重要性。

1. 應使用彈簧夾來將接地迴路最小化
2. 探針位置應盡可能靠近受測元件

頻寬要求

如果使用的示波器或探針頻寬不足，則無法準確測量典型轉換器的實際波形。對於典型的轉換器，建議使用 500 MHz 頻寬；對於某些特定應用 (如光達)，建議使用至少 1 GHz 頻寬。

探針／系統頻寬對擷取波形的影響 (以 EPC9080 開發板為例)

差動探針

在典型半橋配置中，高側閘極的量測尤其重要。除了頻寬與量測設定的基本要求外，此量測還需注意：

1. 電隔離：雖然可使用數學通道重建高側閘極，但此方法易受雜訊與兩個探針間的不匹配影響，建議使用差動探針
2. 高共模拒斥比 (CMMR)
3. 共模電壓額定值 > 輸入電壓 (降壓) 或輸出電壓 (升壓)
4. 高輸入阻抗值，建議 > 10 MΩ || < 2 pF

測試設備製造商已開發出適用的高效能差動探針，例如 Tektronix IsoVu、LeCroy DL-ISO、PMK Firefly 探針。

雙脈衝量測

此量測方法常用於直接測量半導體元件的切換損耗，透過示波器的數學功能將瞬時電壓與電流波形相乘再積分。前述方法可以用來測量電壓，但是測量電流則面臨這些額外挑戰：

• 頻寬需求：主動式電流感測器難以達到準確度與頻寬要求，因此仍以電流分流器為首選
• 分流器需中斷功率迴路並插入感測器。增加的功率迴路電感值會顯著影響量測結果

鑑於上述原因，EPC 不建議使用雙脈衝測試，而是建議利用 Spice 模型 (如需更高準確度，可使用校準後模型)：EPC 元件模型

測試設備製造商也持續在此領域進行研發，例如請參閱文章低電壓、小尺寸 GaN FET 的準確特性化。